Xilinx社区
首页 > 参考设计 > 基于Xilinx FPGA的数字频域干扰抵消器
参考设计
基于Xilinx FPGA的数字频域干扰抵消器
来源:网络  时间:2011-05-27  浏览量:3024

  五、仿真和测试结果

  (1)仿真结果

  首先,经过功率谱密度图(PSD)验证,经过AIC的输出信号PSD曲线和发送信源PSD曲线基本一致。图5给出了信干比为-10db时算法的定点仿真结果。

信干比为-10db时算法的定点仿真结果

  具体而言,在没有AIC的情况下,输出信号频谱主瓣内的波动较大,而且主瓣下降db值减小。采用AIC后,输出信号频谱主瓣内的波动基本得以改善,并且下降db值也基本等于原来输入信源的下降db值,表明AIC性能良好。

  其次,通过量化指标EVM进行比较,图6给出了信干比为-10db时的EVM指标,可以看出,AIC算法可有效抵消干扰,改善星座图。

信干比为-10db时的EVM指标

  (2)硬件测试说明

  在硬件实现时,利用的开发平台为Virtex II Board.其中V2P30芯片FPGA具有136个硬核乘法器和块RAM,可满足自适应滤波算法以及大点数的FFT变换需要大量的乘法器和存储器的需求。此外,大量的Slice可实现小区搜索模块以及相关测试平台的建立。

  此外,对于简易的视频测试平台,利用VGA接口完成测试平台,进行最终的测试验证。XUP Virtex II PRO板卡带有高精度的DAC芯片FMS3818,能达到预期目的。软件开发选用了ISE8.2.03i,相应的Chipscope也为8.2版本。

  硬件系统需要实现频域AIC、小区同步搜索、WCDMA信源发生器、测试平台4大模块。其中AIC模块可划分为大点数的FFT变换以及相应的串并、并串转换等主要功能。将设计分为5个大的模块:顶层模块,AIC处理模块,信源发生器,小区搜索以及测试平台。FFT模块利用Xilinx公司的IP Core来完成;串并、并串可以利用块RAM实现;数据处理模块尽可能地使用SRL16结构来实现,以节省资源。

  系统测试按照由部分到整体的思路来完成,首先对各个模块进行单独测试,再将部分模块组合起来完成测试,最后再对整体系统进行测试。这样,可以将错误及早的发现并将其消灭在起步阶段。测试主要依靠ChipScope来完成,利用其采集数据,再把数据导入MATLAB中,和定点仿真、ModelSim输出结果进行比较,完成数据分析,从而确保芯片的运行结果和仿真结果是相同的。在测试中,全部以方波测试平台为基准。

热点文章
精选视频
推荐资源

中国授权培训机构

北京 电话:(010)82757632
      (010) 62192881
深圳 电话:(0755)86186715
武汉 电话:(027)61389792
成都 电话:(028)80821007
南京 电话:(025)66022032
西安 电话:(029)82230498
邮箱:sales@e-elements.com

中国授权经销商

香港 电话:(852)22127848
北京 电话:(010)84148118
成都 电话:(028)86528262
上海 电话:(021)33678387
深圳 电话:(0755)26584925
武汉 电话:(027)87322806
邮箱:china@avent.com
深圳 电话:(0755)26743210
上海 电话:(021)51696680
北京 电话:(010)51726678
成都 电话:(028)85139576
武汉 电话:(027)87690155
邮箱:
xilinx_enquiry@comtech.com.cn

社区主办


《电子产品世界》杂志社

内容提供


    赛灵思公司

Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2 北京市公安局备案:1101082052