Vivado  设计套件是什么?

　　集成的设计环境——Vivado 设计套件包括高度集成的设计环境和新一代从系统到 IC 级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于 AMBA AXI4 互联规范、IP-XACT IP 封装元数据、工具命令语言 (TCL)、Synopsys 系统约束 (SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的 Vivado 工具将各类可编程技术结合在一起，能够可扩展实现多达 1 亿个等效 ASIC 门的设计。

　　专注于集成的组件——为了解决集成的瓶颈问题，Vivado 设计套件采用了用于快速综合和验证 C 语言算法 IP 的 ESL 设计，实现重用的标准算法和 RTL IP 封装技术，标准 IP 封装和各类系统构建模块的系统集成，模块和系统验证的仿真速度提高 了3 倍，与此同时，硬件协仿真将性能提升了100倍。

　　专注于实现的组件——为了解决实现的瓶颈，Vivado工具采用层次化器件编辑器和布局规划器、速度提升 了3 至 15 倍，且为 SystemVerilog 提供了业界最好支持的逻辑综合工具、速度提升 4 倍且确定性更高的布局布线引擎，以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外，增量式流程能让工程变更通知单 (ECO) 的任何修改只需对设计的一小部分进行重新实现就能快速处理，同时确保性能不受影响。最后，Vivado 工具通过利用最新共享的可扩展数据模型，能够估算设计流程各个阶段的功耗、时序和占用面积，从而达到预先分析，进而优化自动化时钟门等集成功能。

　　为何要打造全新的工具套件而不是对 ISE 设计套件进行升级?

　　客户需要一个全新的设计环境以提升生产力、缩短产品上市时间、超越可编程逻辑、实现可编程系统集成等。为了响应客户的需求，赛灵思工程师从 2008 年开始付诸行动，打造出了 Vivado 工具这一巅峰之作。

　　Vivado 工具能解决当前设计人员面临的哪些主要挑战?

　　“All Programmable”器件不只是涵盖可编程逻辑设计，还涉及到可编程系统集成，要在更少的芯片上集成越来越多的系统功能。为了构建上述系统，我们会面临一系列全新的集成和实现设计生产力瓶颈，这是我们必须要解决的问题：

　　集成瓶颈
　　· 集成 C 语言算法和 RTL 级 IP
　　· 混合 DSP、嵌入式、连接功能、逻辑领域
　　· 模块和“系统”验证
　　· 设计和 IP 重用

　　实现瓶颈
　　· 层次化芯片布局规划与分区
　　· 多领域和多晶片物理优化
　　· 多变量“设计”和“时序”收敛的冲突
　　· 设计后期发生的ECO及变更引起的连锁反应

　　最新环境相对于 ISE 设计套件14 生产力方面有何优势?

　　联盟计划成员、客户以及赛灵思团队通过运行各种经现场测试的设计，结果表明，相对于同类竞争工具，Vivado 设计套件从总体上把集成度和实现速度提高至原来的4 倍。

　　赛灵思是不是不再需要 ISE 设计套件了?

　　不是。ISE 设计套件 14 版本支持目前的 28nm 产品，赛灵思会继续为面向前代产品设计的工具提供支持。

　　现在客户能做些什么?

　　客户可报名参加早期试用计划，下载相关技术文档，抢先了解 Vivado 设计套件，为自己首款或下一款 7 系列 FPGA 和 Zynq-7000 EPP 设计做好准备。今夏早些时候7 系列将面向公众全面推出，今年晚些时候 Zynq-7000 EPP也将面向公众发货。早期试用计划参与者可在 5 月 8 日下载相关工具。