DCM 细节
业界大多数 FPGA 均提供数字时钟管理(Xilinx 所有 FPGA 均具有此特性),几乎消除了过去设计者在将全局信号设计到 FPGA 中时不得不面对的歪斜及其它问题。
FPGA 的常见特性
当今的 FPGA 已经远远超出了先前版本的基本性能,并且整合了如 RAM、时钟管理和 DSP 这些常用功能的硬(ASIC 型)块。 FPGA 的基本组件如下。
可配置逻辑块 (CLB)
CLB 是 FPGA 的基本逻辑单元。实际数量和特性会依器件的不同而改变,但是每个 CLB 都包含一个由 4 或 6 个输入、一些选择电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵具有高度的灵活性,经配置可以处理组合型逻辑、移位寄存器或 RAM。 有关更多架构细节,敬请参阅相应器件的数据手册。
互连
CLB 提供了逻辑性能,灵活的互连布线则负责在 CLB 和 I/O 之间传递信号。布线有几种类型,从设计用于专门实现 CLB 互连、到器件内的高速水平和垂直长线、再到时钟与其它全局信号的全局低歪斜布线。除非另行说明,否则设计软件会将互连布线任务隐藏起来,用户根本看不到,从而大幅降低了设计复杂性。
SelectIO (IOB)
目前的 FPGA 可支持许多种 I/O 标准,因而为您的系统提供了理想的接口桥接。FPGA 内的 I/O 按 bank 分组 (见下图) ,每个 bank 能独立支持不同的 I/O 标准。目前最先进的 FPGA 提供了十多个 I/O bank,能够提供灵活的 I/O 支持。
存储器
大多数 FPGA 中都提供嵌入式块 RAM 存储器,这样可以在您的设计中实现片上存储。这些能为您的设计实现片上存储。Xilinx FPGA 提供高达 10 Mbits 的片上存储 (每个区块大小为 36 Kbits),能够支持真正的双端口运行。
完整的时钟管理
业界大多数 FPGA 都提供数字时钟管理(所有 Xilinx FPGA 都具有此特性)Xilinx 推出的最高级 FPGA 提供了数字时钟管理和锁相环锁定功能,不仅提供了精确时钟综合功能,而且能够降低抖动和实现过滤。
FPGA 解决方案、应用以及终端市场
由于其自身的可编程特性, FPGA 成为了众多不同的市场的理想选择。Xilinx 作为业界领先公司提供了包含 FPGA 器件、高级软件和可配置即用型 IP 核等在内的全套解决方案,可满足以下市场和应用的需求:
应用方案
用于实现图形处理、波形生成和 SDR 部分重配置的抗辐射 FPGA 与 IP 核。
用于实现网关与驾驶员辅助系统、舒适性、便捷性、车载信息娱乐的汽车芯片和 IP 解决方案。
在视频和音频被广泛采用(从演播室到生产与传输,再到消费类)的同时,该解决方案也实现了一系列广播链任务。
高性价比解决方案支持新一代功能齐全的消费类应用,如整合式手持设备、数字平板显示器、信息家电、家庭网络和住宅机顶盒等。
工业解决方案可以解决工业自动化、电机控制和高端医疗成像领域中的特殊市场需求和挑战。
针对网络附加存储(NAS)、存储局域网(SAN)、服务器、存储设备等的数据处理解决方案。
针对无线设备的RF、基带、连接、传输和网络解决方案,可支持 WCDMA、HSDPA、WiMAX等标准。
针对可编程网络线卡包处理、成帧器/MAC、串行背板以及更多其它应用的端对端解决方案
技术解决方案
Xilinx XtremeDSP™ 计划可帮助您开发出高性能定制 DSP 解决方案,以满足航空航天和军用产品、数字通信、多媒体、视频以及成像等行业需求
Xilinx 针对您独特的饿嵌入式应用提供了一系列高度灵活的创新型处理解决方案。