Source Policy Maker Controller 设计的“逻辑”部分位于 MicroBlaze 处理器之上，并使用 I2C 命令来控制链路、数据流以及配置空间。该 C 语言代码可实施 Policy Maker 的指令控制、高级示例文件以及嵌入式开发套件 (EDK)。同时赛灵思还提供软件开发套件 (SDK) 项目文件，可为设计人员最大限度地提高实施灵活性。此外，赛灵思还可为使用现有控制平台处理器的应用提供 C 语言源代码。设计人员可将该源代码添加至 FPGA 内外的现有控制软件中。根据许可证协议，只要代码能够同内核配合使用，控制器即可在FPGA外部实施(即在外部处理器中实施)。
设计人员可使用支持赛灵思 Platform Studio (EDK) 的嵌入式硬件设计套件或具有 SDK 的嵌入式软件设计套件，对 XAPP 设计进行修改。通常情况下，FPGA 设计人员使用 EDK，而软件开发人员则使用 SDK。EDK 流会生成一个中间网络文件 (NGC)，您可以在实施设计之前，将其整合在ISE项目中。NGC 文件包含构成 BRAM 初始化一部分的 MicroBlaze 代码。
快速转换
如果用户修改过软件，EDK 流通常会占用较长的时间。不过，用户一旦生成了网络列表，就不再需要 EDK 或者 SDK 了。SDK 流可修改 FPGA 比特流，因此仅需更新 BRAM 中的 MicroBlaze 代码内容。该 SDK 流能够为软件修改提供更快的转换时间，但在这种情况下，用户必须每生成一个比特流就使用一次 SDK。
在 DisplayPort 中，VESA 为系统增添了智能性，不但能在源端设备(如机顶盒、DVD 播放器或 PC 图形卡)与宿端设备(如显示监控器)之间进行功能协调，而且还可优化通信参数。
扩展显示识别
DisplayPort 一个特别重要的特性是，能够通过 VESA 的增强显示识别数据 (EDID) 结构与不同的设备进行接口相连。EDID 并不是什么新事物。实际上多年以来设计人员一直在使用各种视频接口读取 EDID 的宿端设备参数，从而与设备进行接口连接。不过这些早期的 EDID 及相关接口技术通常不包含高级可配置通信通道。如今借助DisplayPort，VESA为系统增添了智能性，不但能在源端(如机顶盒、DVD 播放器或 PC 图形卡)与宿端设备(如显示监控器)之间进行功能协调，而且还可优化通信参数。DisplayPort v1.1a 可协调的变量包括通道数量(1、2 或者 4)、每信道数据速率(1.62 或 2.7Gb/s)、电压摆幅(0.2、0.6、0.8、1.2 V)、4 个级别的通道预加重以及链路时钟向下扩散。由 CORE Generator 生成，并与 LogiCORE 一道提供的接收宿端范例设计可提供范例 EDID(图 3)，以便满足 EDID 源端设备的读取需求，确保用户的最佳视觉体验。
宿端范例设计在 FPGA 内部的 BRAM 中实施了 EDID 数据结构。DisplayPort 的源代码可通过 AUX 通道实现 I2C 协议。图 3 和图 4 显示了连接至源端的 DisplayPort 宿端的方框图。宿端的 Link 与 Stream Policy Maker属于宿端内核的组成部分，不过源端的Link Policy Maker 具有更高的复杂性，将作为源代码随参考设计提供。EDID通过I2C接口与接受宿端进行接口连接。
I2C 协议非常适合针对 EDID 数据结构的连接，并常常用于这种类型的应用。I2C 控制器负责定位与管理在 EDID 中发现的数据，并通过串行接口与 I2C 接口协议(通过 AUX 通道)将数据传输至宿端内核。在工作模式下，用户无需知晓 EDID 是否正被访问。用户可通过检测 I2C 总线来监控 ROM 的内容。在调试模式下，用户能够修改 I2C 控制器，覆盖 EDID ROM 提供的 3 位内容。I2C 提供控制信号，在与适当的开集输出相连时，可提供 I2C 主接口。宿端内含名为“DisplayPort 配置数据(DPCD)”的数据结构，可以存储配置数据并作为宿端与源端都可读写的通信邮箱使用。源端一般使用跨 AUX 通道的 DPCD 内容(图 3 和图 4)。
结语
采用 MicroBlaze 的赛灵思 Source Policy Maker Controller 系统参考设计经过精心设计，可充分发挥DisplayPort的所有优势，向市场推出功能丰富的显示产品。
参考文献：
[1]Xilinx IP Center – DisplayPort LogiCORE[R/OL]:http://www.xilinx.com/products/ipcenter/EF-DIDISPLAYPORT.htm
[2]Quantum Data 882E Video Test Instruments[R/OL],http://www.quantumdata.com/pdf/882E_DP_DS_RevI.pdf
[3]VESA DisplayPort Standard[S]. v1.1a, 2008-1
[4]Philips Semiconductors.I2S Bus特点.1996 (更多I2S：http://www.nxp.com/acrobat_download/various/I2SBUS.pdf )
[5]UG196 and UG 198.Virtex-5 FPGA GTP Transceiver User Guides
[6]UG386.Spartan-6 FPGA GTP TransceiverUser Guide
