Xilinx社区
首页 > 参考设计 > 基于赛灵思FPGA的数字频域干扰抵消器
参考设计
基于赛灵思FPGA的数字频域干扰抵消器
来源:电子产品世界  时间:2009-11-10  浏览量:3774

  算法设计

  频域自适应干扰抵消(AIC)模块利用了频域实现的LMS算法[2,3]。该算法通过1/2重叠保留法的快速傅立叶变换(FFT),在频域以直接相乘的计算方式实现快速相关和快速卷积[4]。算法基本框图如图3,其中A点为被干扰的信号,B为反馈链路的信号,C点为干扰被抵消后的输出。主要包括以下循环执行的操作流程,其中k表示第个k数据块:

  (1)对自适应滤波器的M个频域抽头系数W(k)作初始化设置;

  (2)将滤波器的时域连续输入信号u(n)每个M组成一个块,然后级联两个数据块做N点离散快速傅立叶变换,使其转换为频域信号U(k),并将此信号用作自适应滤波器的输入;其中N是该滤波器抽头个数M的2倍,即N=2M;

  (3)将U(k)通过滤波器得到输出信号Y(k),然后进行快速傅立叶逆变换(IFFT)处理,使其转换为时域信号y(k),作为干扰的估计值;

  (4)计算被干扰信号r(k)和y(k)的差值,即为干扰抵消后的信号d(k);再产生该期望信号的频域值D(k)为下一次滤波器抽头系数迭代所使用;

  (5)利用频域信号进行最小均方误差LMS计算,即根据D(k)和U(k)对W(k)进行更新,并将此更新值返回到步骤(2)中使用。跳转到步骤(2)进行反复迭代,直至干扰被抵消。

  与传统的时域LMS算法相比,利用频域LMS算法可以降低计算复杂度。假设输入为实信号,滤波器抽头个数为。可以得到,频域LMS和时域LMS的计算复杂度之比为。实际中,干扰在空中传输的时延会比反馈信号的时延大得多,这时需要较大的抽头个数才能抵消干扰。假设M=1024,则频域LMS算法可以比时域LMS算法的速度提高大约16倍。为简化起见,在本文档中取M=64,利用频域LMS算法,在计算量角度大约可以比时域LMS算法快1.5倍。

热点文章
精选视频
推荐资源

中国授权培训机构

北京 电话:(010)82757632
      (010) 62192881
深圳 电话:(0755)86186715
武汉 电话:(027)61389792
成都 电话:(028)80821007
南京 电话:(025)66022032
西安 电话:(029)82230498
邮箱:sales@e-elements.com

中国授权经销商

香港 电话:(852)22127848
北京 电话:(010)84148118
成都 电话:(028)86528262
上海 电话:(021)33678387
深圳 电话:(0755)26584925
武汉 电话:(027)87322806
邮箱:china@avent.com
深圳 电话:(0755)26743210
上海 电话:(021)51696680
北京 电话:(010)51726678
成都 电话:(028)85139576
武汉 电话:(027)87690155
邮箱:
xilinx_enquiry@comtech.com.cn

社区主办


《电子产品世界》杂志社

内容提供


    赛灵思公司

Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2 北京市公安局备案:1101082052