“珍惜传统、古建筑、古典文化和典雅的生活方式是有价值的，不过在科技的世界，固守过时的生产方法、旧的生产线、旧市场、管理者或工人的陈腐态度，则是一剂自杀的药方。”

　　勒阿恩 马克多爵士，新科学杂志，1982

　　我们身处变革的时代，这不仅体现在半导体产品日新月异，更体现在电子产品研发模式、思维、方法也在不断变化，“更低功耗、更短面市时间、更多功能、更低成本、更。。。。”这些来自终端消费者不断涌现的新需求正将ASIC逼向极限，毫无疑问，电子产业需要新的设计思路和方法学，FPGA，这个最初只用于胶合逻辑的配角正在悄然转变为电子设计的主角，一场新的设计变革正在酝酿，如何认识这场变革?你了解FPGA的最新发展动态吗?FPGA厂商如何推动这场变革?近日，电子创新网独家专访了赛灵思全球营销与业务拓展高级副总裁Vin Ratford，作为可编程领域的一名老兵，Ratford分享了它对FPGA的看法和赛灵思公司最新策略，在此，我们以问答形式刊出采访实录，以飨读者。

　　电子创新网：现今的FPGA开发和最初的FPGA已经有很大不同，赛灵思如何让工程师更方便地开发FPGA?

　　Vin Ratford：确实，现今的FPGA已经和过去的FPGA有很大不同，过去，FPGA只作为胶合逻辑使用，当时只有上千个查找表，大家知道如何配置就可以了，现在FPGA变得日益复杂和强大，对于我们FPGA厂商来说(不只是赛灵思公司)，最大的挑战是可编程性的管理，具体就是如何简化设计流程--和以前的开发相比，以前开发FPGA的工程师需要懂很多知识，例如RTL设计、HDL语言、嵌入式处理器、DSP、I/O、算法等，现在，我们要做的不是只让博士来开发FPGA，而是让很多不懂FPGA的人懂得开发和应用。如何实现这个目标?这就是我们提出的目标设计平台(TDP)的概念，就是我们先将FPGA系统开发中所需要的80%的基础工作完成(不只是配置)，而让客户投入主要精力去完成最后的差异化工作。

　　在提升FPGA易用性方面，我们的比照对象不是竞争对手，而是ASIC/ASSP厂商，例如TI、ST等，我们的目标是让客户在使用FPGA时和使用ASIC的体验类似，我们知道，FPGA的参考设计都是假设用户对FPGA有一定的认知基础，而标准器件则不一样，你可以不用对你要使用的DSP等器件架构有详细的了解就可以进行开发，我们的目标就是把FPGA器件变成和标准器件一样做到开盒即用。

　　电子创新网：如何去实现这样的易用性?

　　Vin Ratford：主要是软件方面的进行改进，例如在进行标准器件开发的时候，工程师只要懂C语言就可以进行应用的实现，在开发FPGA的时候，需要实现从C语言到门级语言的转换，我们的目标是让一个懂C语言熟悉标准器件例如DSP的工程师可以轻松地完成无障碍完成FPGA开发，我们在这方面正在做一些工作，年底会有一个发布，并以白皮书的形式来告知。

　　验证这个最好的办法就是用两个工程师，一个懂FPGA，一个懂DSP，他们在用我们的新工具的时候是否用自己熟悉的方法达到一样的结果。

　　电子创新网：在通用语言开发上，赛灵思需要设定特别的要求和格式吗?有无在开发更高级的语言?

　　Vin Ratford：纵观标准器件的开发，都是最初用低价语言开发然后逐渐走向高级，EDA业界也是这个趋势，会有越来越高级的语言，FPGA也一样，最早大家用HDL语言，现在可以用C语言、C++语言了，未来会有更高级的语言例如图形化语言来支持开发。以前很多算法需要用Matlab来验证然后才应用，现在就可以直接用Matlab来开发了。