Xilinx社区
首页 > 技术文章 > FPGA电路动态老化技术研究
技术文章
FPGA电路动态老化技术研究
来源:网络  时间:2011-03-31  浏览量:2722
电路加载配置过程的流程和原理进行研讨,设计了FPGA 电路动态老化的试验方法,并在工程实践中得到了成功的实现和运用。

虽然这里设计的电路和配置过程针对Xilinx 公司的Qpro Virtex Hi-Rel系列XQV100电路,但是对其他系列和其他公司FPGA的动态配置也有参考作用。本方法虽然实现了动态老化的目的,但还是存在着缺陷:现有FPGA电路的内部门数已经超过了100万门,一般的配置程序只能占用FPGA 电路的部分内部资源,并且用到的D 触发器多了,则移位寄存器就少,通常是顾此失彼,因此要做到100%的动态老化试验还存在着一定的困难。

热点文章
精选视频
推荐资源

中国授权培训机构

北京 电话:(010)82757632
      (010) 62192881
深圳 电话:(0755)86186715
武汉 电话:(027)61389792
成都 电话:(028)80821007
南京 电话:(025)66022032
西安 电话:(029)82230498
邮箱:sales@e-elements.com

中国授权经销商

香港 电话:(852)22127848
北京 电话:(010)84148118
成都 电话:(028)86528262
上海 电话:(021)33678387
深圳 电话:(0755)26584925
武汉 电话:(027)87322806
邮箱:china@avent.com
深圳 电话:(0755)26743210
上海 电话:(021)51696680
北京 电话:(010)51726678
成都 电话:(028)85139576
武汉 电话:(027)87690155
邮箱:
xilinx_enquiry@comtech.com.cn

社区主办


《电子产品世界》杂志社

内容提供


    赛灵思公司

Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2 北京市公安局备案:1101082052