Vivado HLS工具使客户能够用C/C++语言开发出高度复杂的算法，并将其转换为VHDL和Verilog文件，然后在赛灵思All Programmable器件上的FPGA逻辑中运行。对针对ZynqTM-7000 All Programmable SoC的设计，这款工具特别有效。因为用户能够在该器件的ARM®双核CortexTM-A9 MPCoreTM处理器上运行自己的算法，然后用Vivado HLS工具将每种算法的部分或者全部编译为HDL，并在器件的FPGA逻辑部分运行。这样做，他们就能够发现什么样的组合或配置最适合在自己的应用上运行，让自己的设计实现更优异的总体系统性能。

针对广播应用的赛灵思Smarter Vision解决方案的另一个重要组成部分，是赛灵思对OpenCV库的支持。OpenCV是OpenCV.org提供的业界标准算法库，主要用于智能摄像头和传感器等嵌入式视觉应用。世界各地的嵌入式视觉开发商都在积极地为这个开源库贡献新的算法，到目前它已经包含用C、C++、Java和Python编写的2,500多种算法。库中的算法复杂程度不一，从简单的图像过滤器等函数，到动作检测等分析用高级函数，无所不包。用户可用C或C++编写这些算法，将函数调用从OpenCV改为HLS，然后使用HLS综合或者编译算法为RTL代码，经优化后实现在Zynq-7000 All Programmable SoC的逻辑部分。

赛灵思开源库的推出，实际上已经帮助客户领先一步。赛灵思使用Vivado HLS，已经对OpenCV库中30多种最常用的嵌入式视觉算法进行了编译。客户可迅速在系统级对处理器和逻辑进行权衡取舍，并立即让它们在Zynq-7000 All Programmable SoC上运行，获得针对其给定应用的理想系统。

此外，赛灵思Smarter Vision解决方案包括一个专为为广播应用量身定制的SmartCORE IP库。随着SmartCORE IP的推出，使用包括SMPTE2022在内的IP视频传输标准智能地传输媒体内容现在成为可能。该IP内核通过使用前向纠错(FEC)功能，可提高广域分配链路的稳健可靠性。而IEEE以太网AVB(音频/视频桥接)提供另一种SmartCORE可通过严格的时序、同步和有保证的带宽可用性，在局域网中(比如演播室或是体育馆)保证服务质量。这些基于标准的内核可确保有价值内容能够以较低的资本及运营费用完成传输，同时不影响交付质量或互操作性。

赛灵思器件还能支持新兴显示标准尽早采用，比如Display Port 1.2和即将推出的HDMI 2.0视频/数据接口标准。HDMI 2.0视频/数据接口标准预计将实现在所有的4K专业显示器和电视机中。通过这些接口，能够让您在家中获得更加逼真、身临其境的观赏体验。更高分辨率的屏幕加上4K乃至更高的帧速率，正在市场上形成一股违反直觉的趋势。也就是说现在消费者可以坐在更加贴近大屏幕的地方，享受更加生动、有趣的视觉体验。同时，HEVC(高效率视频编码)等编解码器的兴起，将首先通过互联网向住户提供丰富的4K内容，然后是通过传统的线缆、卫星和地面方式传输。

为更快地开发这些Smarter Vision系统，客户可使用IP Integrator工具，将SmartCORE IP套件提供的IP核和OpenCV库提供的算法实现到他们的设计中。这种新型即插即用IP环境能让用户在图形化环境或者命令行环境(如果他们喜欢)中工作。

IP Integrator不仅具有器件感知能力，也有套件感知能力。所以当设计人员选用赛灵思Zynq-7000 SoC视频及成像套件，并在IP Integrator中实例化Zynq-7000 All Programmable SoC处理系统时，Vivado设计套件会用正确的外设、驱动程序和存储器映射来预先配置处理系统，为开发板件提供支持。嵌入式设计团队现在能够针对双核ARM处理系统和高性能FPGA逻辑，更加迅速地识别、重用和集成IP软/硬核。

用于广播的Smarter Vision参考设计平台

赛灵思提供的广播专用设计平台将制造商所需的所有软/硬件集成在一起，以便迅速构建不同系统并全面验证各种视频创建及分配应用的性能。

赛灵思广播参考设计和SmartCORE IP可满足对更高系统存储器带宽、更高多通道视频性能以及更低功耗的需求。赛灵思平台可简化全套广播音频视频解决方案的开发。这包括智能传输接口(如为标清(SD)、高清(HD)、3G-SDI(全高清)标准提供支持的SMPTE串行数字接口(SDI))，以及通过最新10Gb IP视频传输、DisplayPort 1.2和即将推出的HDMI 2.0接口标准整合多个SDI通道。HD MI 2.0接口可支持4Kp60视频，而目前的HDMI 1.4a可支持4Kp30视频。赛灵思已经开发出的实时视频引擎(RTVE)使用包括逐行扫描、缩放器和屏幕视控系统在内的多个SmartCORE IP核，运用先进的SmartCORE视频DMA引擎，将视频缓存到存储器中，从而实现对多条视频处理链路的支持。这些SmartCORE也支持最新版本的H.264和H.265/HEVC编解码器，以实现全高清和4K视频。

赛灵思针对广播音频、视频和网络连接应用提供的通用平台方法能够提升广播设备工程师的工作效率。这些设计人员可以把精力重点放在创造新的和改进已有的视频处理及编解码器算法上，不必花费大量时间执行繁琐的日常工作，比如实现标准接口或存储器基础设施等。如果能够开发出性能卓越且材料清单(BOM)成本极具竞争优势的定制器件，必将开启整个广播市场的创新之门。与差异化不高的标准现成ASSP解决方案，以及需要大订货量和高额前期开发成本的ASIC不同，赛灵思FPGA，尤其是Zynq-7000 All Programmable SoC，在软/硬件性能、特性与功能以及系统集成方面实现了最佳平衡。这样，赛灵思器件既提供了快速适应要求所需的灵活性，也提供了创新所需的自由度。

通过创新实现广播行业转型

在过去十年里，赛灵思All Programmable解决方案已助力广播行业创造并向市场推出不计其数的创新型视频、音频和网络技术。实际上，每当您打开您的电视，很可能您听到的音频和看到的视频内容就是通过使用赛灵思FPGA的设备传输的。赛灵思致力于通过推出广泛系列广播专用平台，帮助广播设备制造商迅速向市场推出新一代创新产品。这些解决方案包括最高质量的音频视频编解码器、超越高清的实时视频处理、用于单位通道低成本传输和调制的高速DSP，可以满足多标准视频、音频和网络接口要求。这些Smarter视觉功能可确保带来无限的行业创新。使用Vivado HLS、IP Integrator和Zynq-7000 All Programmable SoC，可让产品以前所未有的速度快速上市。

有了如此丰富而全面的平台，广播和专业音频视频设备工程师能够集中精力实现产品差异化，并利用新兴的先进技术进行创新，从而有可能以全新的令人振奋的方式推动整个广播行业不断向前发展。由于广播行业对其它市场影响重大，广播视频技术的成功转型必定会给其它视频市场乃至整个电子行业带来积极影响，从而进一步丰富我们的生活。