从第一代到第二代All Programmable 3D IC

　　和一个纯粹的单芯片解决方案所可能达到的结果相比，赛灵思28nm同构和异构Virtex^® 3D IC把设计容量、系统级性能和系统集成的水平均整整翻了一番，提供了领先一代的价值优势。通过赛灵思堆叠硅片互连技术(SSIT)中的硅中介层，赛灵思 FPGA和收发器混合信号裸片和超过10,000个可编程互连集成在一起。

　　为在20nm继续领先一代，赛灵思将利用一个两级接口扩大其3D IC的架构，让同构和异构裸片的集成均能基于开放的行业标准实现。从而把逻辑​​容量扩展1.5倍或增加30-40M ASIC等效门的设计。此外，这些器件将拥有4倍的收发器带宽，利用> 33GB/s的收发器(最终到56GB/s)。此外，DDR4高性能存储器接口，以及具有更宽更高带宽、更低功耗的集成的存储裸片，将实现更高性能的应用。

　　要支持最高的级别、最高的性能和简便的设计，可编程互联的带宽要增加5倍以上。有了这个新级别的互连和新型可编程芯片和内存的功能，赛灵思正在开发第二代 All Programmable 3D IC技术，致力于实现最高层次的可编程系统集成。　　

 

　　针对结果质量和生产力从优化发展到“协同优化”

　　在领先地位不断扩展至28nm的过去4年中，赛灵思从头全新开发了一个下一代的设计环境与工具套件—Vivado。如果没有这样的设计套件，赛灵思公司的3D IC技术就不能得到有效的利用。对于FPGA和SoC，新的设计套件进一步把设计的结果质量(QOR)提升了高达3个速度等级，削减动态功耗高达50%，布线能力和资源利用率​​提升20%多，并加快实现速度高达4倍。

　　目前，赛灵思利用下一代Vivado设计套件，进一步“协同优化”其20nm芯片器件。通过构建和优化工具，器件和IP相结合，设计人员可以最大化地释放芯片的价值，同时缩短他们的设计和实现过程。因此，这些新一代20nm的FPGA中，第二代All Programmable SoC和第二代3D IC技术将可以提供领先一个节点的性能优势，大幅降低功耗，提供业界最高水平的可编程系统集成，并进一步加速集成和实现的速度。

　　提供更高的客户价值

　　半导体行业的领导者正在逐步发现20nm的价值，而且一些设计已经正在进行中。赛灵思公司看到了这个工艺节点所拥有的巨大潜力，因此也在不断地探索新的方式,致力于通过28nm已经建立且在20nm将继续扩展的创新技术持续发掘这些潜在的价值。这些新的产品将提供最引人注目的ASIC和ASSP可编程替代方案。把20nm技术部署在一个All Programmable FPGA和第二代SoC和3D IC技术相结合的产品系列之中，将使得赛灵思能够提供领先典型工艺节点整整一代的更高价值，同时也使得赛灵思及其客户都能够领先其竞争对手整整一点。当赛灵思的产品系列正式推出的时候将会宣布每个系列的更多细节。赛灵思在20nm FPGA上正同战略客户开展通力协作，并提供有限制进入的产品定义与技术文档信息。