日前，赛灵思发布题为《赛灵思基于业界首款统一可扩展架构的 7 系列 FPGA ，将功耗锐减 50%，容量高达 200 万个逻辑单元》的新闻稿，赛灵思以其全新 Artix-7、Kintex-7 以及 Virtex-7 FPGA 系列将可编程逻辑器件推向更广阔的应用市场。赛灵思全新系列 FPGA产品通过实现低功耗、超过 2TB 的I/O带宽，以及高达 200 万个逻辑单元的容量，解决了 FPGA 此前开拓新市场和各种新应用遇到的障碍。同时，赛灵思通过增强芯片级架构，利用 ISE 设计套件中的新型领域专用功能、采用 AMBA-AXI 互连技术以及目标设计平台战略的其它组件，集中力量提高生产力，努力为不熟悉可编程逻辑的开发人员提供更好的选择。

　　与所有其它新系列 FPGA 产品一样，7系列产品也提高了性能和容量，使可编程逻辑能支持更多应用。不过，性能与容量的提高必须配合功耗的大幅降低，这样才能让开发人员真正充分发挥28nm FPGA的优势。为此，赛灵思高度重视降低静态功耗和动态功耗，努力将总功耗锐减至前代产品的一半。

　　除了在实现最低功耗、最高性能和最大容量方面领先于业界之外，7 系列产品还将ISE 设计套件、IP 、开发板以及目标参考设计等关键 FPGA设计元素整合在一起，为赛灵思新一代目标设计平台奠定了基础，可加速 FPGA 系统开发。该系列产品还率先采用了业界唯一一款能够支持从低成本到超高端不同产品系列的统一架构，从而可在同一系列内以及不同系列间进行设计扩展。由于所有 28nm 系列产品的底层架构都建立在广泛采用的 Virtex 系列架构的基础之上，因此从 Virtex-6 和 Spartan-6 FPGA 等前代产品进行设计移植比从更早的产品上移植容易得多。

　　FPGA 发展能取得如此巨大进化变革并非偶然，这是赛灵思快速推进业界发展里程碑的重大步骤，目标就是更好地为开发人员、最终市场和应用提供可编程技术，顺应“可编程技术势在必行”这一发展趋势。这是当前半导体产业发展的真实写照，也就是说，在目前风险规避情绪继续主导经济和市场以及功耗预算日益紧张的情况下，较高的芯片开发成本会触发对高系统性能需求的不断增长以及对芯片可重配置性和可编程性的迫切需求

　　不同的方法：统一架构， 多种 FPGA 系列

　　赛灵思的 28nm 平台基于其业界领先的第四代面向应用的组合模块 (ASMBL) 架构，并采用 Virtex-4 FPGA 系列率先推出的独特的列状技术(columnar technology)。赛灵思在其业经验证的 Virtex-6 ASMBL 架构、 200 多项技术创新以及 100 项新专利的基础上，推出了三款全新统一28nm FPGA 系列产品。所有这些新系列产品均采用相同的架构构建块(逻辑结构、Block RAM、时钟技术、DSP切片、SelectIO技术)，以不同比例组合，并针对不同应用进行了优化，能满足从最低到最高器件密度和功能需求。这种方法使我们能够推出目前最完整的 28nm 可编程产品系列，其中包括业界功耗和成本最低的 Artix-7系列、业界性价比最佳的 Kintex-7 系列，以及业界系统性能和容量最高的 Virtex-7 系列。

　　相对于前代 FPGA 系列产品而言，Artix-7 FPGA 的功耗比 Spartan-6 FPGA 减少了一半，成本降低了 35%，占位面积缩减了一半;而 Kintex-7 FPGA以 Virtex-6 FPGA 一半的成本和功耗提供了与其相当的性能。此外，Virtex-7 FPGA 的密度达到 200 万个逻辑单元，比前代或现有的任何 FPGA 密度都高，在降低一半功耗的情况下实现了系统性能翻番。赛灵思制定了 EasyPath成本降低计划，可确保 Virtex-7 FPGA 用户在无需增量转换或工程投资的情况下还能将成本再降低 35%。开发人员可使用从低成本到超高端的多个统一 FPGA 产品系列，轻松满足应用扩展需求，让 28nm 产品系列支持各种系统性能、容量和成本要求，同时不超过系统功耗预算。

　　针对功耗、性能和可扩展性而优化

　　功耗是阻碍可编程逻辑向 ASIC 和 ASSP 的新应用和新市场扩展的关键因素。在消费领域，功耗预算会限制视频分辨率的提高和集成图形处理特性，而功耗预算又是由可用电池使用寿命来决定。消费者家中使用的电器越来越多，会造成城市用电负荷上升，这就催生了新的法规，要求电器制造商必须将功耗降低多达 40%。同时，用电成本也在上升，导致其成为设备运营的主要支出，这一点在大型基础设施系统中尤为突出。比方说，在有线通信系统中，用电成本占运营支出多达四成。

　　赛灵思千方百计从工艺、架构和软件等不同角度降低功耗，使 7 系列 FPGA 产品相对于前代产品而言总功耗降低了一半，静态功耗锐减 65%。赛灵思从芯片工艺技术开始着手，与台积电开展通力合作，共同定义了最新 28nm高介电层金属闸 (HKMG) 工艺技术，专为 FPGA 及其他核心逻辑器件进行了优化，使其静态功耗比标准 28nm 高性能工艺降低了一半，同时仍能满足高强度应用的性能需求。赛灵思工程师还实现了创新性架构增强，将核心逻辑和 I/O 的动态功耗均降低了多达 30%。上述架构增强特性包括：认真选择晶体管，以达到每个硬模块的功耗降低目标;以及添加低功耗 I/O 模式，以实现高系统带宽并显著降低功耗(其中包括客户可选的 I/O 模式，在 I/O 闲置时进一步降低功耗)。对于希望进一步实现节能的赛灵思客户而言，他们可用ISE 设计套件软件版本来支持 28nm FPGA 系列所采用的智能时钟门控制技术和第五代部分可重配置技术，将动态功耗再次降低 30%。此外，选用 0.9V Vcc低功率级器件可将静态功耗和动态功耗分别再次降低 27% 和 20%。

　　赛灵思从 28nm工艺技术方面降低功耗的方法主要以避免浪费电力为重点，可提高可用性能，尤其是可将超高端产品的DSP 性能提升至 2.37 TMAC，让 200 万个逻辑单元的时钟速度都高达 600 MHz，而且高速连接性能高达2.4 Tbps。赛灵思对所有 FPGA组件进行了改进，以促进系统性能提升，并通过相互平衡实现前所未有的超高性能，包括逻辑容量扩大 2.5 倍，以能够并行运行更多计算，而且 DSP 的内部核心信号或数据处理能力提升 1.9 倍。就内部数据缓冲而言，7 系列的内部 BRAM 增加 1.7 倍，闲置时可以关闭，从而实现节能。就外部存储器接口而言，DDR3 性能比 Virtex-6 FPGA翻了一番，达到2,133 Mbps，成为了 FPGA 业界的最高性能。事实上，整体 I/O 吞吐量达到了前所未有的高度，相对于前代产品而言，并行带宽提升了 1.2 倍，串行带宽提升了 1.6 倍，I/O速度超过 1.9 Tbps。此外，赛灵思还增加了嵌入式串行收发器的数量，提升了其性能，线速高达 13.1Gbps，且单个 FPGA 能支持多达 80 个收发器。

　　赛灵思统一 28nm 架构的可扩展性使开发人员能够针对应用进行资源适当组合，充分而高效地发挥所有功能，从而让设计方案在功能方面可根据需要收放自如，既可降低功耗和成本，又能大幅提升性能。统一架构不仅支持三款全新 28nm FPGA 系列间的移植，而且还简化了从上一代赛灵思 FPGA 中移植设计方案的工作。由于 28nm 架构的 FPGA 元件源自 Virtex-6 系列，因此设计人员现在就能用 Virtex-6 和 Spartan-6 FPGA 开始设计工作，而且能确保目前的设计方案能移植到 7 系列 FPGA 上。系统制造商还能利用其专有 IP投资的效益，快速扩展产品系列，提供具有更高性能或更低成本的产品，从而满足相邻市场需求。赛灵思及其第三方 IP 核提供商还能在整个 28nm 产品系列上更迅速地部署丰富的IP，更快地响应于更大规模 FPGA 开发生态系统的要求。赛灵思及其生态系统合作伙伴共同构建 28nm 目标设计平台，将 IP 核、参考设计、开发工具和模板整合到完整套件中，以帮助赛灵思客户降低成本，缩短开发时间，更好地实施可编程解决方案，支持更多不同类型的应用，满足从低成本到超高端系统的各种要求。这对今后发展至关重要。