下面，我们就来谈谈 DSP 设计流程。为了帮助在 FPGA 中实施复杂算法的算法开发人员，我们要为设计人员提供高度自动化的流程，而且即便设计人员不熟悉硬件描述语言，也不影响设计工作。设计人员应当在整体系统开发流程早期阶段就能使用 DSP 设计环境来开发高级算法的硬件解决方案，或组装全套 DSP 系统，便于生产。

　　比方说，一名 DSP 设计人员用 The MathWorks 推出的 Simulink 开始基于模型的设计工作。首先，他用一系列模块开始工作，这些模块代表着其所用算法的高级数据流程。接下来，他要在 FPGA 中实施设计方案。他在 Simulink 环境中启用工具，用厂商提供的 DSP IP 生成构建下一阶段模型的模块，并用 Simulink 或 MATLAB 实施并验证，完成基准测试。

　　DSP设计流程通常包括以下步骤：

　　· 用 The MathWorks推出的业界标准工具配合赛灵思的 System Generator与AccelDSP 综合工具开发并验证硬件模型。

　　· 生成 HDL 位和周期仿真精确的电路图，也就是说，其行为确保符合原始模型中的功能。

　　· 设计综合并生成比特流，用于 FPGA 的编程。现在FPGA 设计人员无需将 DSP 工程师或系统架构师的设计方案转变为 HDL，从而避免了既耗时且容易出错的步骤。

　　在本模型中，设计人员可使用过滤器，过滤器的系数需要适应于即将通过系统的数据，因此我们可通过共享存储器向过滤器添加处理器组件。利用赛灵思工具，设计人员还能在系统生成器中调用软件开发套件，编写一些C代码，以便根据数据更新系数，并编辑整个模块，将其下载到开发板上进行实时调试，仍用 SimuLink 或 MATLAB 测试基准实现硬件协同仿真。最后，如需要修改某些 C 代码的话，设计人员可即时进行修改，且无需对设计方案进行再编译。

　　系统架构师的角色就是完成整个设计工作，根据设计方案的复杂程度，架构师可能需要在嵌入式、DSP 和 RTL等领域跨领域工作。这时，FPGA厂商就需要提供系统级和RTL级工具。

　　系统设计的理念需要集成不同领域的技术知识，在 FPGA 中更好地利用资源。随着应用对 DSP 功能的依赖程度越来越高，我们可让处理器充分利用加速器的作用，从而大幅提高性能。事实上，FPGA 专用系统设计的一大优势就在于它能执行系统分区，控制软硬件实施的平衡。对许多用户来说，已经没必要对低级 HDL 语言进行算法优化。

　　FPGA 为设计、实施和修改片上系统级硬件提供了高度的灵活性，在目前全球产业面临巨大压力的情况下，这种灵活性对设计人员尤为重要，而且正不断服务于更多的产业、公司和工程师。甚至在产品的设计阶段，电子系统的设计人员就面临着不断加剧的商业挑战和日益苛刻的产品要求，所以必须利用 FPGA 来解决难题，否则就难以工作。FPGA 厂商要与合作伙伴一道致力于提供新的设计方法，帮助客户跟上快速发展的业务和产品要求的步伐，不断实现进步。 不仅要满足 FPGA 硅芯片的发展要求，还要满足相关工具发展的要求，从而提供更加以市场为导向的、用户更加友好的设计体验。