今天赛灵思推出了三款UltraScale+ 16nm器件族中的24种新器件，并且他们包含了许多新构件。接下来的几天里Xcell Daily会特别对这些新亮点进行报道，但是如果您想要快速了解此次发布的不同，上图是在San Jose的Xilin......
MIMO中的M代表“多个”，但是拥有256x256个天线的MIMO天线阵列在任何书中都是大规模的。大型5G MIMO系统原型就是一个大挑战——BEEcube的基于Zynq的 MegaBEE原型平台试图将其简化。Xilinx Zynq SoC......
系统内部连接是个大问题。问题随着系统越复杂而变得越严重——复杂的逻辑块连在一起，内部连接也跟着变复杂。当FPGA变大时（大到足以承担整个系统），内部连接的复杂度也增加。在简单系统中，点到点的直线连接显然是最有效的。而在大系统中，总线（当他们......
针对赛灵思7系列All Programmable devices、Zynq SoCs和UltraScale FPGA的Vivado设计套件2014.3包含了大量加强和性能改进。这儿有一些：● 如果你正在寻找更多的性能，你会发现新版本中显著提......
来自赛灵思的Adrian Cosoroaba和Terry Magee在圣克拉拉会议中心的Memcon 中发表了关于“高性能DDR4接口和FPGA灵活性”的主题演讲。赛灵思首席工程师Magee，设计了用于新赛灵思UltraScale All ......
