Synplicity宣布其Certify® ASIC RTL 原型设计软件增强了对 Xilinx Virtex™-5 系列的 65 纳米 FPGA 的支持。Certify 软件是业界首款支持多个 FPGA 进行 ASIC 原型设计的产品。Certify 工具将多芯片分组技术与业界一流的 FPGA 综合技术进行了完美结合，使设计人员能够充分利用 Xilinx Virtex-5 器件的速度、容量及多功能优势进行基于 FPGA 的原型设计。如果设计人员将 Virtex-5 器件与 Certify 软件结合使用，则可以采用更少的FPGA 器件进行更大的 ASIC 设计，从而使原型设计过程更快、更简单，且成本更低。

　　通过使用最新版 Certify 产品，设计人员不仅可以显著缩短原型开发时间，而且还能够大幅提高原型性能。这部分原因应归功于 Certify 工具增强了其中两个最强大而独特的分组功能：快速分组技术 (QPT) 与 Certify 引脚多路复用技术 (CPM)。快速分组技术能够进行引脚自动分配，并根据关键逻辑块最初的手动布置，自动完成 FPGA 之间其余各  
块的分组。而Certify 引脚多路复用技术则可以在不更改 RTL 代码的情况下共享 FPGA 器件的 I/O 引脚，从而解决了在对多个 FPGA 的设计进行分组时经常遇到的最大难题之一，即 I/O 引脚不足的问题。借助增强的 CPM 功能，Certify 软件中的算法现在能够利用 FPGA 时钟网络的详细信息，从而显著提高原型的时钟速度并快速、准确地进行引脚多路复用。除 QPT 与 CPM 增强特性之外，自动化 DesignWare 转换与自动化门控时钟转换功能还使得设计人员无需进行手动更改即可直接使用 ASIC RTL。

　　Synplicity 国外市场部总监 John Gallagher 说：“根据客户及原型验证板合作伙伴的反馈，我们认为使用FPGA 的ASIC原型 验证设计将大幅增长。我们的 Certify 软件能够提供全面的 ASIC 原型验证解决方案，从而简化了原型设计过程、节约了宝贵的设计时间与工程设计资源。如果将其与超高性能 Xilinx Virtex-5 器件配合使用，我们相信使用 Certify 软件的设计人员能够在更短的时间内、以更快的速度完成 ASIC 原型设计。”