All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布其20nm产品系列发展战略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm产品系列建立在业经验证的28nm技术突破之上，在系统性能、功耗和可编程系统集成方面领先竞争企业整整一代。通过与赛灵思Vivado设计套件针对最高生产力和结果质量的协同优化，20nm产品系列将能够满足广泛的下一代各种系统的要求，为行业提供比以往任何时候都更具吸引力的ASIC和ASSP可编程替代方案。　　

　　赛灵思全球总裁兼首席执行长官Moshe Gavrielov表示“20nm产品阵容将满足呈指数级增长的可编程势在必行的市场需求。推动这种强大需求的不仅仅是设计成本的大幅缩减，而且还有每个系统对于更智能型功能的永无止境的需求，其中包括需要最大化适应能力、复用性和系统整合度等”

　　赛灵思20nmAll Programmable产品系列经过精心优化，致力于满足下一代系统的需求，或者更智能、集成度更高的、对带宽要求永无止境的系统的各种要求。有关应用包括：1)智能Nx100G - 400G有线网络;2)采用智能自适应天线、认知无线电技术、基带和回程设备的LTE高级无线基站;3)高吞吐量低功耗数据中心存储、智能网络和高度集成的低时延应用加速;4)图像/视频处理以及面向新一代显示、专业摄像机、工厂自动化、高级汽车驾驶员辅助和监视系统的嵌入式视觉;以及5)面向几乎所有可以想象到的应用的尖端连接技术。

　　赛灵思公司可编程平台部高级副总裁Victor Peng指出：“赛灵思在其强大的28nm技术和市场领先基础上，打造出了20nm上的另一个突破性产品系列，领先于传统竞争对手整整一代，而且提供了可超越ASIC和ASSP的关键性优势。”

　　在20nm系列开发上，赛灵思在多个方面得益于领先竞争企业多年的先发优势;与几百家实际客户共同調整优化的真正的SoC和3D IC产品;开发新的生态系统、供应链和提升质量和可靠度的各种工艺流程技术;并将这些器件与其下一代Vivado设计工具“协同优化”;重新定义高性能收发器在系统中的设计优化方法等。这些优势让赛灵思能够将20nm工艺的附加价值更有效地引入到28nm工艺所开创的并经验证的每项技术中，使赛灵思及其客户皆可继续稳居领先一代的地位。

　　下一代的All Programmable FPGA

　　赛灵思20nm8系列All Programmable FPGA相对于当代产品而言把性能又提高了2倍，功耗又降低了一半，集成度提高了1.5-2倍。这些器件可用于Nx10G/40G有线网络、LTE A无线网络的无线L1基带协处理，以及下一代系统加速与连接功能等高增长应用。新一代All Programmable FPGA在如下方面进行了重大提升：

• 架构的提升可将资源利用率提高到90%以上，而针对布线能力进行精心优化的算法则可将设计收敛加快4倍。
• 针对系统优化的高速收发器具有无与伦比的第二代自适应均衡、低抖动特性，而且功耗最低。
• 存储带宽提高两倍，而且大幅提升了数字信号处理和内置存储器的性能。

　　第二代All Programmable 3D IC

　　赛灵思第二代3D IC将提供同构和异构两种配置，可用于Nx100G/400G智能网络、机架顶部数据中心交换器和集成度最高的ASIC原型设计等高增长应用。第二代All Programmable 3D IC在如下方面进行了重大提升：

• 二级3D互联，提供业界标准接口，芯片间带宽提高5倍。
• 逻辑容量扩大1.5-2倍，收发器带宽提高4倍，广泛集成的内存与Interlaken连接功能、流量管理和数据包处理IP完美结合在一起。
• 协同优化设计工具，并通过增强型高度可扩展的算法、芯片内与芯片间路由功能以及自动设计收敛将集成度提高两倍。

　　第二代All Programmable SoC

　　赛灵思20nmAll Programmable SoC将异构处理内核和FPGA架构完美集成在一起，可加速关键处理功能。该器件可用于汽车、工业、科学、医疗等应用的异构无线网络射频、基带加速与回程、数据中心安全设备和嵌入式视觉等高增长应用。第二代All Programmable SoC在如下方面进行了重大提升：

• 增加处理系统和FPGA架构间的带宽，以加速关键处理功能。
• 提供新一代I/O、收发器和DDR内存接口功能。
• 提供新一代模块级功耗优化，以及先进的SoC级电源管理。
• 在近期ARM TechCon 2012大会上宣布的重大提升的基础上进一步增强下一代的安全性。

　　与Vivado协同优化

　　与赛灵思突破性7系列28nm产品系列一同推出的Vivado设计套件，现针对20nm产品系列进行了进一步协同优化，这样设计人员能够：

• 将LUT利用率提升20%，性能提升3个速度等级，功耗降低35%。
• 通过更快的分层规划、分析布局布线引擎以及快速增量式工程变更通知单(ECO)支持，将设计生产力提升4倍。
• 配合C设计流程使用时，验证运行时间缩短至原来的1/100以下，而且利用Vivado的IP集成器和封装器实现IP重用可将集成速度加快4至5倍。

　　随着产品系列的不断推出，赛灵思还将发布不同系列产品的更多信息。赛灵思正同战略客户在20nmFPGA方面开展通力协作，并让客户有限度地参与产品定义与技术相关文件。