作者：Steve Leibson, 赛灵思战略营销与业务规划总监

在今年的Embedded Vision Summit West会议上，赛灵思杰出工程师Kees Vissers在会议上做了关于“在异构体系架构中规划人脸识别新算法”的演讲。

在这个演讲中，Vissers阐述了高级视频和视觉处理过程中的挑战。以及你如何通过openCV把一个处理器和一个可编程逻辑利用起来解决这些性能挑战。并阐述了为什么会在开发中使用赛灵思的Zynq  All Programmable  SoC，以及你如何用处理器、FPGA、软件编程、OpenCV的库以及高层次综合（HLS）便捷地实现你的算法。

Vissers说当我们把视屏分辨率从标清提高到高清，再到4k（屏幕的物理分辨率3840×2160）时，处理器的负荷从10GOPS（每秒十亿次运算）增加到240GOPS！

这些应用会很快耗光微处理器的带宽。

Vissers说，从RISC（精简指令集计算机）或CISC（复杂指令计算机）上基于软件实现跳跃到用可编程逻辑实现的过程中有一个绊脚石。最令开发者担心的是团队需要冻结算法的开发（通常是采用C或C++编写），以便硬件开发团队可以使用类似Verilog或VHDL那样硬件描述语言在FPGA上实现一个更快的版本。这意味着算法要比实现团队的预期早几周或几个月便要被冻结。

但是，如果用FPGA来测试或者实现，从HDL（硬件描述语言）切换到HLS（高层次综合），每个算法迭代仅仅需要几个小时。

生产率的提升使它非常适合有微处理器和FPGA混搭的视觉系统。

为什么会这样？因为微处理器擅长执行百万行的程序搜索数据库,而通过HLS工具执行一百万多行代码确实‘有点多’，vissers在他的演讲里说。（注意：Vissers可能有些低估了HLS的效率）所以当你需要的占用高带宽的GOPS运算时,FPGA中的流水线引擎将不负所望。

最后，赛灵思有Vissers所讨论的所有资料。如果你想了解更多，或者看到完整的演讲，点击这里会链接到演讲里的嵌入式视觉联盟网站。（你需要注册）

另外，这里有一个Kees Vissers在演讲中参考的视频，这个视频讨论了使用HLS和OpenCV的视频应用：

原文链接：
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Where-are-we-with-using-hig...

© Copyright 2014 Xilinx Inc.
如需转载，请注明出处