作者：Steve Leibson, 赛灵思战略营销与业务规划总监

当你采用Xilinx UltraScale Al  Programmable器件进行印制电路板的设计时，新出版的Xilinx UltraScale架构PCB设计用户指导手册（UG583）会给你提供很多不同的设计建议，页数多达122页。当然不仅仅局限于存储器的连接设计，我发现对于DDR3与DDR4 SDRAM的连接设计也特别的有意思。例如，下面的插图是取自指导手册关于DDR3地址总线和时钟总线设计的说明。

与上面的插图相比，下面的是指导手册中关于DDR4的地址总线，指令控制总线和时钟总线的设计说明：

原文链接：
http://forums.xilinx.com/t5/Xcell-Daily-Blog/New-UltraScale-pcb-user-guide-gives-advice-on-connecting-FPGAs/ba-p/551200

© Copyright 2014 Xilinx Inc
如需转载，请注明出处